当前位置:首页 > 职场资讯 > 岗位职能>计算机体系结构模拟试题二

计算机体系结构模拟试题二

  • 2020-06-20 16:51:31

  •   模拟试题二

      课程名称 计算机系统结构 适用班级:

      考试时间 120 分钟 班级 学号 姓名

      一、单项选择题(本大题共10小题,每小题2分,共20分。在每小题的四个备选答案中选出一个符合题意的,并将其前面的序号填在题后的括号内。) 1.输入输出系统硬件的功能对( )是透明的。

      ①操作系统程序员 ②应用程序员 ③系统结构设计人员 ④机器语言程序设计员 2."启动I/O"指令是主要的输入输出指令,是属于( )

      ①目态指令 ②管态指令 ③目态、管态都能用的指令 ④编译程序只能用的指令 3.全相联地址映象是指( )

      ①任何虚页都可装入主存中任何实页的位置 ②一个虚页只装进固定的主存实页位置

      ③组之间是固定的,而组内任何虚页可以装入任何实页位置 ④组间可任意装入,组内是固定装入 4.( )属于MIMD系统结构。

      ①各处理单元同时受同一个控制单元的管理 ②各处理单元同时接受同一个控制单元送来的指令 ③多处理机和多计算机系统 ④阵列处理机

      5.在下列方法中,指令并行度不能大于1的是( )。 ①超级流水 ②超标量 ③超长指令字 ④标量流水线

      6.设16个处理器编号分别为0,1,2,?,15用Cube3互联函数时,第10号处理机与第( )号处理机相连.

      ①11 ②8 ③l4 ④2

      7.若输入流水线的指令既无局部性相关,也不存在全局性相关,则( )

      ①可获得高的吞吐率和效率 ②流水线的效率和吞吐率恶化

      ③出现瓶颈 ④可靠性提高

      8.对于共享主存的多处理机系统,在各个CPU都带有自己的Cache的情况下,为保证处理机所带Cache的一致性,可采用的方法有( )

      ①写直达法 ②写回法 ③播写法 ④堆栈法

      9.下面哪种相关不是流水线顺序流动方式所具有的( )

      ①数据相关 ② 指令相关 ③ 先读后写 ④先写后读

      10.下面关于Omega网络和多级立方体网络的说法错误的是( )

      ①Omega网络采用四功能单元

      ②Omega网络和多级立方体网络的控制方式是不一样的

      ③Omega网络可以实现一个处理单元与多个处理单元的同时连接

      ④Omega网络和多级立方体网络的级编号顺序正好相反。

      二、填空题(本大题共10小题,每小题1分,共10分。把答案填在题中横线上。)

      1.为提高计算机系统的并行性,可通过的技术途径有__________、资源重复和资源共享。

      2.按弗林(Michael J.Flynn)的观点,计算机系统可分为SISD、 、MISD和MIMD四大类。

      3.为提高访Cache的命中率,Cache的预取算法可以有恒预取法和___________预取法。

      4.衡量主存性能的指标是访问时间、存储周期和__________。

      5.要实现两条指令在时间上重叠解释,首先是以增加硬件为代价的,其次,还要处理好指令之间可能存在的 。

      6.互连网络的交换方法主要有线路交换、包交换、线路/包交换,SIMD互连网络多采用 交换,多处理机常采用包交换。

      7.为同时解释相邻两条或多条指令,常用的控制方式是重叠和____________。

      8.数组多路通道与设备之间的数据传送的基本单位是_____。

      9.多级互连网络的交换开关控制方式主要有三种,分别是______、单元控制和部分级控制。

      10.多处理机系统按照连接的紧密程度主要分两大类,分别是___________和松散耦合多处理机。

      三、名词解释(本大题共4小题,每小题2分,共8分)

      1.计算机组成

      2.互连函数

      3.超标量流水线处理机

      4.写回法

      四、判断题(本大题共10小题,每小题1分,共10分。下列命题你认为正确的在题后括号内打“√”,错误的打“×”。)

      1.系列机具有相同系统结构,兼容机具有不同系统结构。( )

      2.Cache存储器地址映象算法中,采用组相联映像所需硬件最少。( )

      3.页式虚拟存储系统中,页面越大,主存访问的命中率越高。( )

      4.数据相关冲突有三种类型。只出现“先读后写”数据相关这一种情况是在静态流水线中。( )

      5.程序访问局部性原理是按层次构成存贮体系的主要依据。( )

      6.指令的解释实现,如取指、译码、取数、运算等是属于计算机系统结构。( )

      7.对操作码进行优化编码时,在了解每种指令在程序中出现的概率后,使用Huffman算法构造Huffman树, 这样获得的Huffman编码是唯一的。( )

      8.主存空间数相关是相邻的两条或多条指令之间出现了对主存同一单元要求先写而后读而引起的关联。( )

      9.由于Cache存贮器的地址变换和块替换算法是用硬件实现的,因此Cache存贮器对应用程序员是透明的,而且Cache对处理机和主存间的信息交往对应用程序员也是透明的。( )

      10.CRAY-1向量机相邻向量指令之间即使无向量寄存器组的使用冲突,也不一定可以并行执行。( )

      五、计算题(本大题共4小题,每小题8分,共32分)

      1.假设高速缓存cache的工作速度为主存的10倍,且cache被访问命中的概率为90%,则采用cache后,能使整个系统获得的加速比为多少?

      2.如下图所示的动态加、乘双功能流水线中,由段S1、S2、S3、S4、S6组成乘法流水线,由段S1、S5、S6组成加法流水线,设每个流水段所经过的时间为2ns。设向量a=(a1,a2,a3,a4),向量b=(b1,b2,b3,b4),计算a1*b1+a2*b2+a3*b3+a4*b4,请画出流水线时空图,求流水线的加速比、实际吞吐率和效率。

      3.一台非流水处理器X的时钟频率为25MHZ,平均CPI为4。处理器Y是对X机的改进,它有一条5级流水线,但由于锁定器延迟和时钟扭斜效应,其时钟频率仅有20MHZ。(假设程序在流水执行时,不会发生任何相关)

      (1)若含有100条指令的程序运行在两台处理机上时,处理机Y相对于处理机X的加速比为多少?

      (2)计算执行此程序时每台处理机的MIPS速率。

      4.设向量长度为32,在CRAY-1机上所用浮点功能部件的执行时间分别为:相加6拍,相乘7拍;从存储器读数6拍,打入寄存器及启动功能部件各1拍。问下列指令组,哪些指令可以链接?哪些可以并行?计算指令组全部完成所需要的拍数。

      V0

      V2

      V3

      V5

      六、综合应用题(本大题共2小题,每小题10分,共20分)

      1.假设有如下并行程序段:

      parfor(i=1;i<=n;i++)< p="">

      {

      A[i]=B[i];

      C[i]=A[i]+B[i];

      D[i]=C[i+1];

      }

      (1)分析并行程序中的数据相关性。

      (2)如何修改上述程序才能消除数据相关?

      2.假定你是一个计算机设计者,已设想了一个优化的设计方案,它能减少过程调用和返回所需的取/存指令次数。为了进行验证,对未加优化和已优化的方案进行实验测试,其中假定所使用的是相同的优化编译器。实验测得的结果如下:

      ▲优化方案的时钟周期比未优化的快15%;

      ▲未优化方案中的取/存指令数占总指令数的30%;

      ▲优化方案中的取/存指令比未优化的少1/3。对于其它指令,两种方案的动态执行数没有变化;

      ▲未优化方案的所有指令执行均只需1个时钟周期,而优化方案只有取/存指令执行需要2个时钟周期,其它指令执行也只需1个时钟周期。

      试计算:

      (1)优化方案的平均CPI;

      (2)优化方案加速比。

      《计算机系统结构》试卷参考答案

      一、单项选择题(本大题共10小题,每小题2分,共20分。在每小题的四个备选答案中选出一个符合题意的,并将其前面的序号填在题后的括号内。)

      1.② 2.② 3.① 4.③ 5.④ 6.④ 7.① 8.③ 9.③ 10.②

      二、填空题(本大题共10小题,每小题1分,共10分。把答案填在题中横线上。)

      1.时间重叠

      2.SIMD

      3.不命中预取

      4.带宽

      5.某种关联

      6.线路

      7.流水

      8.数据块

      9.级控制

      10.紧耦合多处理机

      三、名词解释(本大题共4小题,每小题2分,共8分)

      1.计算机组成----计算机组成是计算机系统结构的逻辑实现。

      2.互连函数----用于定义互连网络连接特性的一组函数。

      3.超标量流水线处理机----超标量流水线处理机是采用多指令流水线,每个t同时流出m条指令。

      4.写回法----在CPU执行写操作时,信息只写入Cache,仅当需要被替换时,才将已被写入过的Cache块先送回主存,然后再调入新块。

      四、判断题(本大题共10小题,每小题1分,共10分。下列命题你认为正确的在题后括号内

      打“√”,错误的打“×”。)

      1.× 2.× 3.× 4.× 5.√ 6.× 7.× 8.√ 9.√ 10.√

      五、计算题(本大题共4小题,每小题8分,共32分)

      1.设主存的访问时间为tm

      存储系统的等效访问时间为:ta=0.09tm+(1-0.9)tm=0.19tm (4分)

      整个系统获得的加速比为:Sp=tm/0.19tm=5.26 (4分)

      2.流水线时空图如下: (5分)

      (1分)

      流水线的加速比为:

      实际吞吐率为: (1分)

      效率为: (1分)

      3.(1)处理机Y相对于处理机X

      的加速比为: (3分)

      (2)处理机X的MIPS

      速率为: (3分) 处理机Y的MIPS

      速率为: (2分)

      4.第一条向量指令与第二条向量指令有源目向量相关,可链接执行; (1分)

      第三条向量指令与第二条向量指令有源向量冲突,只能串行执行; (1分)

      第四条向量指令与第三条向量指令有Vi冲突和功能部件冲突,只能串行执行。 (1分) 所有向量指令执行完所花的时间为: (5分)

      1{启动访存}+6{访存}+1{存V0}+1{送浮乘部件}+7{浮乘}+1{存V2}+32-1+1{送浮加部件}+6{浮加}+1{存V3}+32-1+1{送浮加部件}+6{浮加}+1{存V5}+32-1=126拍。

      六、综合应用题(本大题共2小题,每小题10分,共20分)

      1.(1)存在关于A[i]的先写后读相关,以及关于C[i+1]的先读后写相关。 (2分)

      (2)消除数据相关后的并行程序段如下:

      parfor(i=1;i<=n;i++)< p="">

      {

      A[i]=B[i]; (2分)

      D[i]=C[i+1]; (2分)

      }

      barrier; (2分)

      parfor(i=1;i<=n;i++)< p="">

      {

      C[i]=A[i]+B[i]; (2分)

      }

      2.(1)优化方案的平均CPI为:

      0.2/0.9×2+0.7/0.9×1≈1.22CPI (4分)

      (2)由题意,因为未优化方案的所有指令执行均只需1个时钟周期,因此其平均CPI为1CPI。根据题意,有:

      (Tc未优化-Tc优化)/Tc未优化=0.15 解之,得: Tc优化=0.85Tc未优化 (2分)

      优化方案的加速比为:

      Sp =未优化方案程序的执行时间/已优化方案程序的执行时间

      =(IN未优化×CPI未优化×Tc未优化)/(IN优化×CPI优化×Tc优化)

      =(IN未优化×1×Tc未优化)/(0.9IN未优化×1.22×0.85Tc未优化)

      ≈1.075 (4分)